G714

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-006001

(43)Date of publication of application: 09.01.2002

(51)Int.CI.

G01R 31/28 G01R 31/3183 G11C 29/00

(21)Application number: 2001-112607

(71)Applicant: ADVANTEST CORP

(22)Date of filing:

11.04.2001

(72)Inventor: SUGAMORI SHIGERU

(30)Priority

Priority number: 2000 549734


Priority date: 14.04.2000

Priority country: US

### (54) SEMICONDUCTOR TEST SYSTEM

#### (57)Abstract:

PROBLEM TO BE SOLVED: To provide a low-cost semiconductor test system which is application-specific 27 where various types of test devices are made into modules which are coupled in a plurality of numbers while an algorithmic pattern generating(ALPG) module is mounted for generating an algorithmic pattern specific to the memory of a device which is to be tested. SOLUTION: The semiconductor test system comprises a tester module providing various, at least two, kinds of performance, an ALPG module specific to the memory of a semiconductor device which is to be tested, a system main body in which the tester modules and the ALPG modules are coupled and mounted, a test fixture for electrically connecting the tester module to the device, a performance board, and a host computer for controlling operation of the entire system.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision



## (19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号 特開2002—6001

(P2002-6001A)

(43)公開日 平成14年1月9日(2002.1.9)

(51)Int.Cl. 7	識別記号	FΙ			テーマコート・	(参考)
GO1R 31/28		G11C 29/00	651	Z	2G132	
31/3183		GO1R 31/28		H	5L106	
G11C 29/00	651			В		
				Q		

審査請求 未請求 請求項の数14 〇L (全13頁)

(21)出願番号 特願2001-112607(P2001-112607)

(22)出願日 平成13年4月11日(2001.4.11)

(31)優先権主張番号 09/549734

(32)優先日 平成12年4月14日(2000.4.14)

(33)優先権主張国 米国(US)

(71)出願人 390005175

株式会社アドバンテスト

東京都練馬区旭町1丁目32番1号

(72)発明者 菅森 茂

アメリカ合衆国、カリフォルニア州、サン タクララ、スコット・ブラバラード 3201

Fターム(参考) 2G132 AA08 AA15 AC03 AC11 AD07

AE06 AE14 AE18 AE23 AF18


AG02 5L106 DD21

#### (54)【発明の名称】半導体テストシステム

#### (57)【要約】

【課題】各種の異なるタイプの試験装置をモジュール化してそれらの複数個を組み合わせ、かつ被試験デバイスのメモリに固有のアルゴリズミックパターンを発生するためのアルゴリズミックパターン発生(ALPG)モジュールを搭載し、低コストでアプリケーションスペシフィックに構成した半導体テストシステムを提供する。

【解決手段】この半導体試験システムは、2以上の同一または異なる種類の性能を有するテスタモジュールと、被試験半導体デバイスのメモリに固有のALPGモジュールと、そのテスタモジュールとALPGモジュールを複数組み合わせて搭載するシステム本体と、テスタモジュールと被試験デバイスを電気的に接続するテスト・フィクスチャと、パフォーマンスボードと、システム全体の動作を制御するホストコンピュータとにより構成される。



【特許請求の範囲】

【請求項1】 半導体テストシステムにおいて、

同一または異なる種類の性能を有するテスタモジュール と、

1

被試験デバイスのメモリに固有のアルゴリズミックパタ ーンを発生するためのアルゴリズミックパターン発生 (ALPG) モジュールと、

そのテスタモジュールとALPGモジュールを複数個任 意に組み合わせて搭載するテストシステム本体と、

そのテストシステム本体に設けられ、テスタモジュール 10 と被試験デバイスを電気的に接続するテスト・フィクス チャと、

そのテスト・フィクスチャ上に設けられ被試験デバイス を搭載するためのパフォーマンスボードと、

そのテストシステムに搭載された上記テスタモジュール とシステムバスを介して通信することにより、システム 全体の動作を制御するホストコンピュータと、

により構成される半導体テストシステム。

【請求項2】 被試験デバイスがロジック機能とメモリ 機能を有するときは、上記複数のテスタモジュールはロ 20 ジック試験用テスタモジュールとメモリ試験用テスタモ ジュールを含み、被試験デバイスのロジック機能とメモ リ機能の試験を同時に平行に行う請求項1に記載の半導 体テストシステム。

【請求項3】 上記テスト・フィクスチャ内に、被試験 デバイスのメモリ機能に固有の機能モジュールを搭載し た請求項1に記載の半導体テストシステム。

【請求項4】 上記機能モジュールはメモリのリペア機 能を実行するためのアルゴリズムを決定するモジュール である請求項3に記載の半導体テストシステム。

【請求項5】 上記ALPGモジュールはフィールド・ プログラマブル・ゲートアレイ (FPGA) により構成 される請求項1に記載の半導体テストシステム。

【請求項6】 上記ALPGモジュールは、上記メモリ 試験用テスタモジュールにパイプライン構成によるデー 夕転送手段を用いて、アルゴリズミックパターン用のイ ベントデータを転送する請求項2に記載の半導体テスト システム。

【請求項7】 上記テスタモジュールと被試験デバイス を電気的に接続するためのテスト・フィクスチャと上記 40 テスタモジュールとの接続仕様が標準化された請求項1 に記載の半導体テストシステム。

【請求項8】 上記テスタモジュールは所定のテストピ ン数となるようにピン数の設定変更ができる請求項1に 記載の半導体テストシステム。

【請求項9】 上記テスタモジュールは所定のテストピ ン数となるようにピン数の設定変更ができ、その設定や 変更はホストコンピュータからのアドレス設定によりさ れる請求項1に記載の半導体テストシステム。

数のイベントテスタボードを有し、その各イベントテス タポードは1のテストピン用に構成されている請求項1 に記載の半導体テストシステム。

【請求項11】 上記テスタモジュールはそれぞれその 内部にコントローラを有し、上記ホストコンピュータか らの指令に基づき各モジュールからテストパターンの発 生と被試験デバイスからの出力信号の検証を行う請求項 1に記載の半導体テストシステム。

【請求項12】 上記テスタモジュールは複数のイベン トテスタボードからなり、それぞれそのイベントテスタ ボードはコントローラを有し、上記ホストコンピュータ からの指令に基づき各ボードから対応する被試験デバイ スピンにテストパターンを与えその被試験デバイスから の出力信号の検証を行う請求項10に記載の半導体テス トシステム。

【請求項13】 上記テスタモジュールのそれぞれは複 数のイベントテスタポードを有し、その各イベントテス タポードは1のテストピン用に構成されており、かつそ の各イベントテスタボードは、

上記ホストコンピュータからの指令に基づき各テスタボ ードからテストパターンの発生と被試験デバイスからの 出力信号の検証を行うコントローラと、

各イベントのタイミングデータを格納するためのイベン トメモリと、上記コントローラの制御のもとに、そのイ ベントメモリにアドレスデータを与えるアドレスシーケ ンサと、

そのイベントメモリからのタイミングデータに基づいて テストパターンを形成する手段と、

そのテストパターンを対応する被試験デバイスピンに与 えその被試験デバイスからの応答出力信号を受けるドラ 30 イバコンパレータと、

により構成される請求項1に記載の半導体テストシステ

【請求項14】 半導体テストシステムにおいて、 同一または異なる種類の性能を有するテスタモジュール と、

被試験デバイスのメモリに固有のアルゴリズミックパタ ーンを発生するためのアルゴリズミックパターン発生 (ALPG) モジュールと、

そのテスタモジュールとALPGモジュールを複数個任 意に組み合わせて搭載するテストシステム本体と、 そのテストシステム本体上に設けられ、テスタモジュー ルと被試験デバイスを電気的に接続するテスト・フィク スチャと、

そのテスト・フィクスチャ内に設けられ、被試験デバイ スのメモリ機能に付随する機能を果たすための機能モジ ュールと、

そのテスト・フィクスチャ上に設けられ被試験デバイス を搭載するためのパフォーマンスボードと、

【請求項10】 上記テスタモジュールのそれぞれは複 50 そのテストシステムに搭載された上記テスタモジュール

とシステムバスを介して通信することにより、システム 全体の動作を制御するホストコンピュータと、 により構成される半導体テストシステム。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は超LSI等の半導体 集積回路を試験するための半導体テストシステムに関 し、特に特定のメモリデバイス試験に特化(アプリケー ション・スペシフィック) して構成され、かつイベント テスタアーキテクチャにより構成された低コスト半導体 10 メモリテストシステムに関する。

【0002】本発明のイベントベースによるメモリテス トシステムは、同一または異なる性能のテスタモジュー ルと、その被試験メモリに固有のアルゴリズミック・パ ターンを発生するアルゴリズミック発生用モジュールを 任意に組み合わせることにより、特定メモリ試験用のテ ストシステムを安価に構成する。また、システム本体に 組み込んだ各種テスタモジュールやアルゴリズミック発 生用モジュールに加え、被試験メモリに固有の機能モジ ュールをテストフィクスチャ内に搭載することにより、 メモリの試験とそれに伴う特殊な処理を実施することが できるメモリテストシステムを構成する。

#### [0003]

【従来の技術】超LSI等の半導体集積回路(以後必要 に応じて「被試験デバイス」ともいう)を試験するため の半導体テストシステム (I Cテスタと通称される)の 典型的な構成例を第1図に示す。

【0004】第1図において、テストプロセッサ11は テストシステム内に設けられた専用プロセッサであり、 試験システム全体の動作をテスタバスを経由して制御す 30 る。パターン発生器12はテストプロセッサからのパタ ーンデータに基づき、タイミングデータと波形データ を、それぞれタイミング発生器13、波形整形器14に 与える。パターン発生器12からの波形データとタイミ ング発生器13からのタイミング信号により、試験パタ ーン (テストパターン) が波形整形器 14により形成さ れる。試験パターンは、ドライバ15を経由して、被試 験デバイス (DUT) 19に印加される。

【0005】被試験デバイス19がメモリである場合 は、その被試験デバイスに与えられる試験パターンは、 一般にアドレスデータと書き込みデータ、および制御デ ータである。被試験メモリデバイスの所定アドレスに所 定データを書き込んだ後、そのアドレス位置のデータを 読み出して、そのデータが意図した書き込みデータであ るかが検証される。

【0006】より具体的には、被試験デバイス19から の読み出しデータは、アナログコンパレータ16によ り、所定のスレッショルドレベルで論理信号に変換さ れ、ロジックコンパレータ17において、パターン発生 器12で形成された期待値(書き込みデータ)と論理比 50 テストパターンの各変数は、テスタの各試験サイクル

較される。比較結果はDUT19のアドレスに対応し て、フェイルメモリ18に記憶され、後の不良解析に用 いられる。ここで、書き込みや読み出しのために被試験 メモリデバイスに与えるアドレスデータや書き込みデー タは、各種の数学的アルゴリズムによるシーケンスで発 生されるパターンとすることもある。そのようなパター ン発生アルゴリズムは、被試験デバイスの物理的構造や 試験目的等により選ばれる。

【0007】上記のような回路構成は、半導体テストシ ステムのテストピン毎に設けられる。したがって、大型 の半導体テストシステムでは例えば256テストピンか ら2048テストピンのようにその数が大きいため、第 1図の回路構成をそれと同数備えることにより、非常に 大型の装置となる。第2図はそのような半導体テストシ ステムの外観イメージを示している。半導体テストシス テムはメインフレーム22と、テストヘッド24と、ワ ークステーション26で構成されている。

【0008】ワークステーション26は例えばグラフィ ック・ユーザ・インタフェース (GUI) を備え、使用 20 者とテストシステムのインタフェースをするためのコン ピュータであり、テストシステムの操作やテストプログ ラムの作成や実行の指示を行う。メインフレーム22に は、第1図におけるテストプロセッサ11、パターン発 生器12、タイミング発生器13、波形整形器14およ びロジックコンパレータ17等が各テストピン数に応じ て搭載される。

【0009】テストヘッド24には第1図のピンエレク トロニクス20を搭載した回路基板が多数装備されてい る。ドライバ15、アナログコンパレータ16および、 被試験デバイスのピンを切り替えるスイッチ(図示せ ず) 等はピンエレクトロニクス20に設けられている。 テストヘッド24は例えば円筒状に形成されて、その内 部にピンエレクトロニクス回路基板が放射状に装備され ている。そのテストヘッドの上面には、被試験デバイス 19が、パフォーマンスポード28上の中央部におい て、例えば試験ソケットに挿入される。

【0010】ピンエレクトロニクス回路とパフォーマン スポード28間は、電気信号を伝達するための接触機構 であるピン (テスト) フィクスチャ27が設けられてい 40 る。ピンフィクスチャ27には多数の接続用コンタク タ、例えばポゴビン等が設けられ、ピンエレクトロニク ス20とパフォーマンスボード28を電気的に接続す る。被試験デバイス19は、ピンエレクトロニクスから の試験パターンを受けて、それに対する応答信号を送出

【0011】ところで従来の半導体テストシステムで は、被試験デバイスに印加するための試験パターンを形 成するために、いわゆるサイクルベース形式で記述され た試験データを用いている。サイクルベース形式では、

(テスタレート) との関係で定義されている。すなわ ち、試験データに含まれる、試験サイクル (テスタレー ト) 記述、波形 (波形種類、エッジタイミング) 記述、 およびベクタ記述を用いて、所定のサイクルにおけるテ ストパターンを形成している。

【0012】一方、被試験デバイスの設計時において は、コンピュータ支援による設計 (CAD) 手法が用い られ、その設計の検証にはテストベンチによる論理シミ ュレーションが行われ、その検証データが得られる。こ のテストベンチによるデータはいわゆるイベント形式で 10 記述されている。イベント形式においては、注目するテ ストパターンが1から0にあるいは0から1にスイッチ するときのその変化点 (イベント) を、時間の経過との 関係で現している。時間の経過は、例えばある基準点か らの連続した絶対的時間差として、あるいは直前のイベ ントからの相対的時間差として現されることが一般であ

【0013】このようなサイクルベースの試験データに よる試験パターン形成と、イベントベースの試験データ による試験パターンの形成の比較については、本発明の 20 発明者等による米国特許出願番号09/340、371 に記載されている。さらに、本出願の発明者等は新たな 形式の半導体試験装置としてイベント型テストシステム を提案している。このイベント型テストシステムの構成 や動作については、米国特許出願番号09/406,3 00に詳述されている。

【0014】半導体テストシステムにおいては、上述の ように多数の同一回路基板等がテストピン数と同数ある いはそれ以上装備され、大規模なシステムを構成してい る。従来の半導体テストシステムでは、これらの回路基 30 板等は全て同一構成、同一性能で構成されている。

【0015】すなわち、高速高性能な試験システム、例 えば500MHzのテストレートでタイミング確度80 ピコセカンドの仕様による場合は、テストピンに対応す る全ての回路基板がこの性能を満たすように同一に構成 される。このため半導体テストシステム全体としてのコ ストが非常に高くなる。また全て同一の回路を各テスト ピンに実装するので、テストシステムは画一的な試験内 容しか実施できない。

【0016】例えばメモリデバイスを試験する半導体テ 40 ストシステムにおいて、被試験メモリデバイスに印加す るアルゴリズミックパターンを発生するためのアルゴリ ズミックパターン発生器 (ALPG) は、想定するあら ゆるパターンを発生できるように構成されている。しか し、被試験メモリデバイスの種類により、最適なアルゴ リズミックパターンは異なる。したがって、被試験メモ リの種類が限られている場合には、実際には使用されな いパターンの発生機能をALPGが有することとなり、 結果としてテストコストの上昇となる。

では、そのようなアルゴリズミックパターン発生器 (A LPG) は、被試験メモリデバイスに印加するテストパ ターンを直接的に発生するため、そのパターンの発生速 度は、被試験デバイスの実際の動作速度 (アットスピー ド)である必要がある。このため、アルゴリズミックパ ターン発生器 (ALPG) 自体が高速動作可能なように 構成される必要があり、必然的に高価となっている。

【0018】従来の半導体テストシステムにおいて、上 記のように同一回路構成を多数搭載する理由、すなわち 異なる回路構成を混在させて柔軟性のあるテストシステ ムを構成するようにしていない理由の1つは、上述した サイクルベースにより試験パターンを形成するようにシ ステムが構成されているからである。サイクルベースに より試験パターンを形成する方式では、ソフトウエアや ハードウエアが複雑になり、異なる回路構成を混在させ ることは実際上困難だからである。またこのような理由 から、メモリデバイスの試験のためのアルゴリズミック パターン発生器 (ALPG) を、高速動作可能でかつオ ールパーパスな機能を有するものとして構成する必要が あった。

【0019】その理由を説明するために、ここでサイク ルベースの試験データを用いて試験パターンを形成する 場合と、イベントベースの試験データを用いて同一の試 験パターンを形成する場合の比較を第3図の波形等を用 いて簡単に示す。より詳細には本出願と同じ譲受人の有 する上記の米国特許出願に記載されている。

【0020】第3図の例では、半導体デバイスの設計段 階で得られた、論理シミュレーションの結果データを格 納したダンプファイル37からのデータを利用して試験 パターンを形成する場合を示している。そのダンプ出力 データは、設計したLSIデバイスの入出力信号変化と その時間をイベントベースで現わしたデータであり、例 えば波形31を表現するような場合、右下部の記述38 のようになっている。

【0021】その記述に基づいて、波形31に示すよう なテストパターンを形成することを想定する。この波形 31では、ピン (テスタピンあるいはテストチャンネ ル) SaとSbから発生されるテストパターンの波形が 描かれている。この波形を表現するための、イベントデ ータは、記述38に示すように、各イベントをセットエ ッジSan, Sbnとそのタイミング (例えば基準点か らの時間の経過)、およびリセットエッジRan、Rb nとそのタイミングで記述されている。

【0022】従来の半導体テストシステムで使用するサ イクルベース方式によりテストパターンを形成するため には、試験データを試験サイクル (テスタレート)、波 形 (波形種類、エッジタイミング)、およびベクタの各 記述に分けて構成する必要がある。その記述例を第3図 中央部および左部に示す。サイクルベースのテストパタ

【0017】また、従来のメモリ半導体テストシステム 50 一ンの場合、左部の波形33のように、テストパターン

を各試験サイクル (TS1, TS2, TS3) に分け て、その試験サイクルの中で各波形とそのサイクル内で の遅延時間を定義する。

【0023】そのための波形、タイミングおよび試験サ イクルのデータ記述例が、タイミングデータ(テストプ ラン) 36に示されており、その波形の"1"または" 0"あるいは"Z"等の論理がベクタデータ (パターン データ) 35に示されている。例えばタイミングデータ 36では、試験サイクルが"rate"としてその時間 間隔が規定され、波形種類はRZ(リターンゼロ), N 10 RZ (ノンリターンゼロ), XOR (排他論理)等で規 定される。さらに各波形のタイミングが、該当する試験 サイクルのエッジからの遅延時間として規定される。

【0024】このように従来の半導体テストシステムで は、サイクルベースでテストパターンを形成するため、 パターン発生器、タイミング発生器あるいは波形整形回 路のハードウエア構成が複雑となっており、またそれら ハードウエアで使用するソフトウエアも複雑となってい る。また各ピン(上例のSaとSb)間が共通のテスト サイクルで扱われるため、各ピン間で異なるサイクルの 20 テストパターンを同時に発生することは困難である。

【0025】したがって、従来の半導体テストシステム では、全てのテストピンについて同一の回路構成を採用 しており、異なる性能のボードを混在させることは困難 であった。このため、ロジック機能ブロックについての 試験とメモリ機能ブロックについての試験を同時に平行 して行うことは困難であった。また例えば高速タイプの 回路構成をとっていても、低速タイプで必要とする性能 (例えば高電圧大振幅やドライバの禁止機能等) を備え る必要があり、高速性能を直接的に実現するさまたげと 30 もなっていた。

【0026】一方イベントベースにより試験パターンを 形成する場合には、メモリに蓄積したセット・リセット のデータとそのタイミングデータを読み出すのみでよ く、そのハードウエアやソフトウエアの構成は極めて単 純である。また各ピンがサイクルではなく、イベントの 有無として独立に動作できるため、異なる機能や周波数 レンジのテストパターンを同時に形成することができ る。

【0027】上述のように、本発明の発明者等はイベン 40 半導体メモリテストシステムを提供することにある。 ト方式の半導体テストシステムを提案している。この方 式ではハードウエアの構成もソフトウエアの内容も極め て単純となるため、異なる性能の試験回路が混在しても システム全体として機能できる。またテストピン間が相 互に独立して動作できるので、異なる機能や周波数レン ジのテストを同時に平行して実施することができる。こ のように柔軟なテストシステム構成が可能なので、被試 験デバイスのメモリブロックとロジックブロックを同時 に試験することが可能となる。また被試験メモリデバイ スの種類や試験目的に応じて、試験対象別すなわち用途 50 導体テストシステムを提供することにある。

別に特化した低コストのイベント型メモリテストシステ ムが構成できる。

[0028]

【発明が解決しようとする課題】したがって、本発明の 目的は、テストビンに応じて異なる性能の試験回路をモ ジュール形式で組み合わせて構成し、また特定用途用の 機能モジュールをテスト・フィクスチャに搭載すること により、特定用途に特化した半導体テストシステムを提 供することにある。

【0029】本発明の他の目的は、テストピンに応じて ロジック試験用のテスタモジュールとメモリ試験用のテ スタモジュールを任意に組み合わせて構成することによ り、システムIC (システムオンチップ) のようにプロ セッサコアとメモリコアのように異なる機能コアを有す る被試験デバイスを、同時に平行に試験することを可能 とした半導体テストシステムを提供することにある。

【0030】本発明の他の目的は、テストピンに応じて 異なる性能の試験回路をモジュール形式で構成し、かつ 特定用途用のアルゴリズミックパターン発生器をモジュ ール形式で構成して、これらのモジュールを組み合わ せ、被試験メモリデバイスの種類や試験目的に応じて簡 易かつ安価に構成できる半導体メモリテストシステムを 提供することにある。

【0031】本発明のさらに他の目的は、テストピンに 応じて異なる性能の試験回路をモジュール形式で構成 し、かつ特定用途用のアルゴリズミックパターン発生器 をモジュール形式で構成して、これらのモジュールを組 み合わせ、さらに被試験メモリデバイスに固有の関係を 有する機能モジュールをテスト・フィクスチャに搭載す ることにより、被試験メモリデバイスの種類や試験目的 に応じて簡易かつ安価に構成できる半導体メモリテスト システムを提供することにある。

【0032】本発明のさらに他の目的は、テストピンに 応じて異なる性能の試験回路をモジュール形式で構成 し、かつ特定用途用のアルゴリズミックパターン発生機 能をフィールド・プログラマブル・ゲートアレイ (FP GA) によりモジュール形式で構成して、これらのモジ ュールを組み合わせることにより、被試験メモリデバイ スの種類や試験目的に応じて簡易かつ安価に構成できる

【0033】本発明の他の目的は、異なるピン数や性能 のモジュールを自由に組み合わせてテスタ本体に組み込 めるように、テスタ本体とモジュールとの接続部分の仕 様を標準化した半導体メモリテストシステムを提供する ことにある。

【0034】本発明のさらに他の目的は、複数の異なる 性能のテスタモジュールを組み合わせることにより、被 試験デバイスで必要とする試験を全体として低コストで 実現できるとともに、将来の機能の向上を実現できる半 [0035]

【課題を解決するための手段】本発明の半導体メモリテストシステムは、同一または異なる種類の性能を有するテスタモジュールと、被試験メモリに固有のアルゴリズミックパターンを発生するためのアルゴリズミックパターン発生(ALPG)モジュールと、そのテスタモジュールとALPGモジュールを2個以上組み合わせて搭載するテストシステム本体と、そのテストシステム本体上に設けられ、テスタモジュールと被試験デバイスを電気的に接続するテスト・フィクスチャと、そのテスト・フィクスチャに設けられ被試験メモリデバイスの試験に付随した被試験メモリに固有の機能を実施するための機能モジュールと、そのテストシステムに搭載された上記テスタモジュールおよびALPGモジュールとシステムバスを介して通信することにより、システム全体の動作を制御するホストコンピュータとにより構成される。

【0036】本発明の半導体メモリテストシステムにおいては、被試験メモリデバイスの種類や試験目的に応じて必要なアルゴリズミックパターンのみを発生できるように構成したアルゴリズミックパターン発生モジュール 20を被試験メモリに応じてテストシステムに組み込むように構成されている。これによりテスタモジュールとALPGモジュールの各種の組み合わせが可能となり、被試験メモリデバイスに固有の試験システムを低コストで構成できる。

【0037】さらに本発明の半導体メモリテストシステムにおいては、テスタモジュールと被試験デバイス間の電気的接続を行うためのテスト・フィクスチャ内に各種の機能モジュールを用途別に設け、試験対象に応じてテスト・フィクスチャを交換する。テスタモジュールは複30数のイベントテスタボードからなり、それぞれそのイベントテスタボードは、ホストコンピュータからの指令に基づき各ボードから対応する被試験デバイスピンにテストパターンを与えその被試験デバイスからの出力信号の検証を行う。

【0038】本発明のイベント型メモリテストシステムでは、特定用途に用いる機能モジュールをテスト・フィクスチャ(ピン・フィクスチャ)に搭載することにより、被試験メモリに固有であってその試験に付随する機能、例えばそのメモリの不良個所の修理(リペア)等を 40 実行することができる。このため、特定用途に専用として用意されたテスト・フィクスチャを被試験デバイスに応じて取り替えることにより、簡易で低コストな半導体メモリテストシステムを実現できる。

【0039】本発明の半導体テストシステムは、テストピン間で相互に独立した動作が可能であり、所定テストピンのグループと他のグループ間で異なる被試験デバイスや被試験ブロックを同時に担当することができる。したがって、システムICのような複数の異なる機能ブロック(コア)、例えばロジックコアとメモリコアを有す 50

る場合であっても、これらの機能コアの試験を同時に平 行して実施できる。

10

【0040】本発明の半導体テストシステムでは、完全なモジュール化が達成できるので、被試験デバイスの種類や試験目的等に応じた柔軟な構成とすることができる。また必要とするハードウエア量を大幅に減少でき、かつ各モジュールを制御するためのソフトウエアを大幅に単純化できる。このために、全体としての物理的装置を小型化でき、したがってコストの低下や設置フロアスペースの減少、それに伴う各種費用の減少が実現できる。

#### [0041]

【発明の実施の形態】本発明の実施例を第4図一第10図を参照して説明する。第4図のブロック図は、本発明の半導体テストシステムによりロジック部とメモリ部を有する半導体デバイスを試験する場合の概略構成例を示している。またこの例では、被試験デバイスのメモリ部は、冗長構成を有し、不良メモリセルを冗長メモリセルと置き換えることにより、全体としてのメモリ部を修復(リペア)することができる機能を有する場合を想定している。

【0042】この発明の半導体テストシステムでは、テストヘッド(システム本体)にモジュール化したテスタ(以後「テスタモジュール」という)を複数個自由に搭載できるように構成している。テスタモジュールは例えば同一のモジュールが必要なピン数に応じて複数搭載することも、異なる性能、例えば高速テスタモジュールHSTMと低速テスタモジュールLSTMを必要に応じて組み合わせることも可能である。メモリ試験を含む場合には、第7及び8図に示すように、メモリ試験用に構成したテスタモジュール135を併せて組み込むことが好ましい。

【0043】後で第6図に関して説明するが、この各テスタモジュールには複数、例えば8枚の、イベントテスタボードが搭載されている。また各イベントテスタボードには複数のテスタビン、例えば32ビンに相当するイベントテスタが例えば32個搭載されている。したがって第4図の例では、イベントテスタボード43」により被試験デバイスのメモリブロックを担当し、他のテスタボードで被試験デバイスのロジックブロックを担当している。

【0044】第4図の試験システムの概略を説明する。この例では、複数のイベントテスタボード43が、ホストコンピュータであるテスタコントローラ41によりシステムバス64を通して制御される。上述のようにイベントテスタボードは、例えば8枚が1個のテスタモジュールに格納されている。また第4図では示されていないが、通常そのようなテスタモジュールを2個以上用いて試験システムを構成する。

【0045】この構成において、イベントテスタボード

43は被試験デバイス19にテストパターン (試験信 号) を与え、その結果としての被試験デバイスの応答信 号を評価する。被試験デバイスのメモリ部の試験結果に 基づいて、メモリ部に有する冗長部のメモリセルを不良 メモリセルと置き換えるためのリペア機能を実施するた めに、この例では、リペアモジュール48が必要に応じ て用いられる。後で説明するように、リペアモジュール 48のような機能モジュールは、テスト・フィクスチャ (ピン・フィクスチャ) 内に搭載される。

【0046】各イベントテスタボード43は、例えば3 10 2チャンネルのイベントテスタ66, -66; とインタ フェース53、プロセッサ67およびメモリ68により 構成されている。各イベントテスタは各テスタピンに対 応して設けられ、その内部構成は同一ボード内ではそれ ぞれ同一である。この例では各イベントテスタ66は、 イベントメモリ60、イベント実行ユニット47、ドラ イバコンパレータ61およびフェイルメモリ57により 構成されている。

【0047】イベントメモリ60にはテストパターンを 形成するためのイベントデータが格納されており、この 20 イベントデータを用いてイベント実行ユニット47によ りテストパターンが形成される。テストパターンはドラ イバコンパレータ61を経由して被試験デバイスに与え られる。被試験デバイスのメモリ部に与えるテストパタ ーンをアルゴリズミックなシーケンスで与える場合に は、アルゴリズミックパターン発生(ALPG)モジュ ール (第7及び8図) がシステム内に搭載され、そのA LPGモジュールから、アルゴリズミックパターン用の イベントデータが、イベントメモリに与えられる。

【0048】第5図は、各イベントテスタボード43内 30 のイベントテスタ66の構成例をより詳細に示すブロッ ク図である。このイベント方式による半導体試験装置の 詳細については、上記の米国特許出願のほか、同一譲受 人による米国特許出願番号09/259401にも詳述 されている。第5図において第4図と共通部分は同一符 号で示している。

【0049】インタフェース53とプロセッサ67は、 システムバス64を経由してテスタコントローラ(ホス トコンピュータ) 41に接続される。インタフェース5 3は、例えば被試験デバイスのピンに対応するイベント 40 テスタの割り当てを行うために、イベントテスタボード 内のレジスタ (図示せず) にテスタコントローラ41か らのデータを書き込む際に用いる。例えばホストコンピ ュータからグループ指定アドレスがシステムバス64に 出力された場合に、そのアドレスを解読して自己のテス タ内のレジスタヘデータの書き込みを可能にする。

【0050】プロセッサ67は例えば各イベントテスタ ボード毎に設けられ、ボード内部の動作、例えばイベン ト (テストパターン) の発生、デバイスピンの出力信号 の検証、フェイルデータの収集等を制御する。プロセッ 50 ルベースを採用していた。サイクルベースでは、上記時

サ67は各ボードごとに設けても良いし、複数のボード 単位で備えても良い。またプロセッサ67はボードに備 える必要は必ずしもなく、テスタコントローラ41から 各イベントテスタボードを直接に制御してもよい。

【0051】アドレス制御部58は、例えば単純な形態 としてはプログラムカウンタであり、この図の場合、フ ェイルメモリ57やイベントメモリ60のアドレスを制 御している。イベント・タイミングデータは、テストプ ログラムとして、ホストコンピュータからイベントメモ リ60に転送される。

【0052】上記のように、イベントメモリ60は、各 イベント (1から0、0から1の変化点)を形成するた めのイベントデータを格納する。このイベントデータ は、例えば各イベントのタイミングを現すイベントタイ ミングデータとそのイベントのタイプを現すイベントタ イプデータとにより構成される。例えばイベントタイミ ングデータは、基本クロック周期の整数倍のデータと、 タイミングデータ中の基本クロック周期の端数データと に分けて格納している。好ましくはこのようなタイミン グデータは、圧縮されてイベントメモリ60に格納され る。

【0053】第4図のイベント実行ユニット47は第5 図の例では、デコンプレッション・ユニット62、タイ ミングカウント・スケーリング63、およびイベント発 生器69により構成されている。デコンプレッション・ ユニット62は、イベントメモリ60からの圧縮された タイミングデータを伸張(復元)させる。タイミングカ ウント・スケーリング63は、イベントタイミングデー タを加算しあるいは倍率変更して、各イベントのタイミ ングを所定の基準時間からのタイミング (遅延時間) と してあらわす。

【0054】イベント発生器69は、加算やスケーリン グの結果としての最終タイミングデータにより、テスト パターンを発生し、ドライバコンパレータ61を経由し て、被試験デバイス19に与える。被試験デバイスの応 答を検証することにより、被試験デバイス19の所定ピ ンの試験が実行される。ドライバコンパレータ61は、 第4図のように、主として対応するデバイスピンに与え る試験パターンを駆動するドライバと、デバイスピンか らの応答出力信号を受けてその電圧値を判定し、期待値 と比較するためのコンパレータで構成される。

【0055】上記のイベント型テストシステムは、被試 験デバイスへの入力信号およびその出力比較用のストロ ーブが、イベント形式で取り扱われている。上述のよう にイベント形式では、入力信号や出力比較信号の変化情 報はアクション情報(セット・リセット)と時間情報 (基準点からの時間)により構成されている。

【0056】従来技術による試験システムでは、イベン ト形式で必要とするメモリ容量を低減するためにサイク

間情報をサイクル情報(同期信号)と遅延時間情報とし て、上記アクション情報を波形モードとパターンデータ として構成している。この場合、遅延時間はそのデータ 数に制限があり、またパターンデータを柔軟に発生させ るためにはループやサブルーチンのような機能を多用す る必要があった。したがって、全体として複雑な構成と 動作が必要であった。

【0057】本発明のイベントテスタでは、従来のサイ クルベースの試験システムのような複雑な構成や動作を 要しないので、テストピンの増加や異なる性能のテスト 10 ピンの混在が容易に実現できる。一方、イベントテスタ は大きなメモリ容量を必要とするが、メモリが急速に高 密度化低価格化する現在、メモリ容量の増大はさほど問 題ではない。

【0058】上述のように、イベントテスタは個々のテ ストピン毎に、あるいは所定数のテストピンのグループ 毎に独立した試験動作ができる。このためロジックコア やメモリコアのような異なる機能ブロック (コア)を有 するシステムICのような被試験デバイスの試験のよう れらの試験を同時に平行して実行することができる。こ れら複数の異なる試験の開始や終了タイミングについて も独立して設定することができる。

【0059】第6図は、本発明によるテスタモジュール をテストヘッドに組み込むことにより異なる性能にグル ープ分けされたテストピンを有する半導体試験システム を構成するための概念図である。

【0060】テストヘッド124には複数のテスタモジ ュールが、例えばそのテストヘッドに結合されるテスト やピン数に応じて組み合わされる。後述のように、テス ト・フィクスチャ127とテスタモジュールのインタフ ェースはその仕様を標準化しておき、テスタモジュール をテストヘッド内のどの位置に組み込むことも可能とす

【0061】テスト・フィクスチャ127は、例えばポ ゴビンのような伸縮可能なコネクタを多数搭載し、テス タモジュールとパフォーマンスボード128を電気的か つ機械的に結合する。第6図では示していないが、第7 図や第8図に示すように、本発明においては、用途別の 40 機能モジュール (例えばメモリ修復のためのリペアモジ ュール132) をテスト・フィクスチャ127に搭載す る。したがって、本発明におけるテスト・フィクスチャ 127は、被試験デバイスの種類等のような特定用途に 固定されたものとなる。

【0062】テスト・フィクスチャ127上に、パフォ ーマンスポード128が設けられる。被試験デバイス1 9は、パフォーマンスボード128上の例えばテストソ ケットに挿入されて、半導体試験システムとの電気的接 続がされる。第4図に示した、メモリデバイス修復用の 50 る場合でも、1部のテスタモジュールを交換することに

機能を実行するリペアモジュール48 (第7及び8図の リペアモジュール132) は、上述のようにテスト・フ ィクスチャ127に搭載される。リペアモジュール48 は、例えばパフォーマンスボード128上に、被試験メ モリデバイスの仕様に応じて設けてもよい。

【0063】リペアモジュール48には被試験メモリの 冗長部の構造についてのデータが与えられている。リペ アモジュール48は、被試験メモリの試験により不良メ モリセルが発見された場合、その不良メモリセルと冗長 部のメモリセルとの置き換えにより被試験メモリを修復 するための方法を決定する。一般にこのような修復(リ ペア) 方法は、被試験メモリ内の回路パターンを、冗長 部の構造および修復ルールにしたがって切断することに より達成される。例えば、その被試験メモリのリペア方 法が、電気信号による回路パターンの切断により実行で きる場合には、このリペアモジュール48は切断信号を 発生するためのドライバとしての機能も備えることが好 ましい。

【0064】各テスタモジュール125は所定のテスト に、異なる種類の試験を必要とする場合であっても、そ 20 ピン数のグループとされる。例えば1個の高速テスタモ ジュールHSTMには128ピン (チャンネル) 分のボ ードが搭載され、1個の低速テスタモジュールLSTM には256 (チャンネル) ピン分のボードが搭載され る。これらの数値は単なる例であり、より小さなピン数 あるいは大きなピン数のグループでもよい。メモリデバ イスの試験においては、第7及び8図のように、メモリ 試験用に構成されたテスタモジュール135を併せて組 み込むことが好ましい。

【0065】テスタモジュール内の各ボードは、上述し ・フィクスチャ127のピン数や被試験デバイスの種類 30 たようなイベントテスタとして構成され、被試験デバイ ス19の対応するピンにテストパターンを、パフォーマ ンスポード128を経由して与える。またテストパター ンに対する被試験デバイス19の応答出力がパフォーマ ンスポード128を経由して対応するテスタモジュール 内のボードに与えられ、例えば期待値と比較されてその 正否が判定される。

> 【0066】各テスタモジュールにはインタフェース (接続部) 126が設けられている。このインタフェー ス126は、テスト・フィクスチャ127の標準仕様に 合致するように構成される。例えば対象とするテストへ ッドに用いられるテスト・フィクスチャ127の接続ピ ンの構造、インピーダンス、ピン間距離 (ピンピッチ) あるいは相対位置等が標準仕様化される。この標準仕様 にマッチするインタフェース126をテスタモジュール に備えることにより、テスタモジュールの自由な組み合 わせにより試験システムを構成できる。

> 【0067】このような本発明の構成により、被試験デ バイスに合った最適のコストパフォーマンスの試験シス テムを構成できる。また試験システムの性能を向上させ

より達成できる場合が多いので、全体として試験設備の 長寿命化が実現できる。さらに複数の異なる性能のモジ ュールの混在が可能なため、必要な性能を該当するモジ ュールにより直接的に実現することができるので、試験 システムの性能向上が容易になる。

【0068】第7図および第8図は、メモリデバイスの 試験用に構成した本発明の半導体テストシステムの例を 示すブロック図である。第7図と第8図ともに、被試験 デバイスのロジック部とメモリ部を同時に試験できるよ うにしたテストシステムの構成を示している。またこれ 10 らの図において、テスト・フィクスチャ127内にリペ アモジュール132を有しているが、このような機能モ ジュールは被試験デバイスに固有な機能に基づいて用い られる。したがって、被試験メモリにリペア機能を有し ない場合には、リペアモジュール132を有しないテス ト・フィクスチャが用いられる。ここでは簡略のため に、第6図におけるインタフェース126は示していな い。またテスタモジュール125は単にTMとして現し ているが、その各性能等は目的に応じてそれぞれ同一で も異なっていてもよい。

【0069】第7図における半導体テストシステムの例 では、テストシステムにテスタモジュール125とテス タモジュール135およびアルゴリズミックパターン発 生 (ALPG) モジュール137が搭載されている。こ れらのモジュールは、上述したような標準仕様に合致し たインタフェース126を通して、システム本体の任意 のスロットに組み込まれる。被試験デバイスのメモリ部 がリペア機能を有する場合には、リペアモジュール13 2を搭載したテスト・フィクスチャ127を用いること により、被試験デバイスの試験とそのメモリ部の修復の 30 全行程をこのテストシステムにより実施する。

【0070】この構成においてテスタモジュール125 はロジック試験用、テスタモジュール135はメモリ試 験用のモジュールとなっている。これらテスタモジュー ルは必ずしもロジック試験用あるいはメモリ試験用に異 なるものとする必要はないが、一般的にはロジック試験 とメモリ試験との要件は異なるので、それに適合するよ うに別個のモジュールにするほうが、コスト・パフォー マンスがよい。

・ 【0071】テスタモジュール125から発生されたテ 40 ストパターンは、テスト・フィクスチャ127、パフォ ーマンスボード128を経由して、被試験デバイスのロ ジック部に印加される。テストパターンに応答して出力 されたロジック部の信号は、テスタモジュール125に おいて期待値と比較されてその良否が検証される。テス タモジュール135から発生されたメモリ試験用のテス トパターンは、テスト・フィクスチャ127、パフォー マンスポード128を経由して、被試験デバイスのメモ リ部に印加される。メモリ部に書き込まれたデータを読 み出して、テスタモジュール135において期待値と比 50 なハードディスクの使用によるアルゴリズミックパター

較することによりその良否が検証される。

【0072】被試験デバイスのメモリ部の試験におい て、テストパターンとして固有の数学的シーケンスを有 するパターン (アルゴリズミックパターン) を用いる場 合には、ALPGモジュール137からアルゴリズミッ クパターンを発生するためのイベントデータをテスタモ ジュール135に供給する。ALPGモジュール137 は、対象とするメモリデバイスに必要なアルゴリズミッ クパターンのみを発生するように構成することにより、 より単純で低コストで実現されている。これによりテス タモジュール135から、被試験メモリに適合したアル ゴリズミックパターンがイベントデータ列として発生さ れる。

【0073】ここでALPGモジュール137から、ア ルゴリズミックパターンを発生するためのイベントデー タを、テスタモジュール135に供給する構成をより具 体的に説明する。第9図のブロック図はその構成例を示 している。ALPGモジュール137にはイベントデー タに展開されたアルゴリズミックパターンが格納されて 20 いる。このデータ格納装置としては例えば数ギガバイト から数十ギガバイト(将来においては数百ギガバイト) の大容量ハードディスクを使用できる。その場合、ハー ドディスク・サブユニット158には、テスタモジュー ル135のピン数に対応したハードディスクをそれぞれ 設けるようにしてもよいし、それより少ない数でもよ い。アルゴリズミックパターンの容量は大であるが、ハ ードディスクの容量も急速に増大しかつ小型となってい るので、将来のデータ量の増加にも、この構成で対応で きる。

【0074】ハードディスクからのイベントデータは、 イベントバッファ156を通してテスタモジュール13 5のイベント発生器154 (第4図におけるイベントメ モリ60とイベント実行ユニット47に相当)に供給さ れる。イベント発生器154により発生されたテストパ ターンは、ドライバ152を介して被試験デバイスに与 えられる。

【0075】ここで、好ましくは上記のハードディスク ・サブユニット158は、着脱可能に構成する。これに より、ハードディスクへのアルゴリズミックパターンの 書き込みをオフラインで行え、その間別のサブユニット を使用することによりシステムの使用効率を上げること ができるので、特に半導体デバイスの生産用のテストシ ステムに適する。研究開発用として必要な場合には、こ のようなハードディスクによる構成ではなく、リアルタ イムでアルゴリズミックイベントを生成するALPGモ ジュール137として構成してもよい。

【0076】このようにイベントベースのテスタモジュ ールを用いることにより、全ての信号をイベント・タイ ミングデータとして扱うことができるので、上述のよう ンのイベントデータとしての処理を行うシステムを構成 できる。

17

【0077】第7図に戻り、被試験メモリの試験結果データは、リペアモジュール132にも与えられている。リペアモジュール132は、あらかじめ被試験メモリの物理的構造や冗長部の使用ルール等についての情報が与えられている。したがって、リペアモジュール132は、試験結果データに基づいて、不良メモリセルを冗長部の有効メモリセルと置き換えるためのリペア・アルゴリズムを決定する。上述のように、一般にこのようなメリセルの置き換えは、被試験デバイス内部の回路パターンをレーザや電気信号により切断することにより行われる。電気信号による切断の場合には、リペアモジュール132に電流ドライバを有することにより、このテストシステムのみで、被試験デバイスの試験と修復を実施できる。

【0078】第8図における半導体テストシステムの例は、第7図の半導体テストシステム例と基本的な構造は同一であるが、細部において相違点を有している。相違点の1つは、メモリ用テスタモジュール135とアルゴ20リズミックパターン発生(ALPG)モジュール137間がデータキャッシュパイプライン138による転送手段により接続されている。パイプラインやパラレリング等の先行制御技術によるデータ転送の高速化は、この技術分野では周知である。データキャッシュパイプライン138の段数(レジスタ数)を適切に設定することにより、ALPGモジュール137からテスタモジュール135に転送するデータレートは、テスタモジュール135に転送するデータレートは、テスタモジュール135から被試験デバイスに与えるパターンのレートよりも低くできる。このためALPGモジュール137を低コ30ストで構成できる。

【0079】また他の相違点として、ALPGモジュール137は、フィールド・プログラマブル・ゲートアレイ (FPGA)をサブユニットとして用い、あるいはこれと置き換えてもよい。FPGAサブユニット139にロードされるデータは、使用されるFPGAのフォーマットに対応したデータ構造に変換された後に、FPGAサブユニット139に書き込まれる。

【0080】この構成において、FPGAサブユニット 139により被試験メモリの種類等に特化した専用のア 40 ルゴリズミックパターンを低コストで発生できる。FP GAサブユニット139のデータは例えばHDL (ハードウエア記述言語) により記述される。またこの図では、ALPGモジュール137やFPGAサブユニット139により発生させるアルゴリズミックパターン用のイベントデータを、RTL (レジスタトランスファ言語) モデルのファイルを用いて作成する場合を示している。このようなRTLモデル141のファイルは、被試験デバイスの設計段階において、設計者がテストベンチ142において作成するものであり、そのデータは一般50

にHDLにより書かれている。

【0081】このようにして、全てのアルゴリズミックパターンを発生できるようなALPGを備えるのではなく、被試験デバイスのメモリに固有のアルゴリズミックパターンのみを発生するようにして、簡易で低コストのメモリテストシステムを構成できる。また上述したように、被試験デバイスのメモリ部がリペア機能を有する場合には、リペアモジュール132を搭載したテスト・フィクスチャ127を用いることにより、被試験デバイスの試験とそのメモリ部の修復をこのテストシステムにより実行することができる。

【0082】第10図に本発明による半導体テストシステムの外観図例を示す。第10図において、テスタコントローラ(メイン・システム・コンピュータ)41は、例えばグラフィック・ユーザ・インタフェース(GUI)を有するワークステーションであり、ユーザインタフェースとして機能するとともに、試験システム全体の動作制御を行う。テスタコントローラ41と試験システム内部のハードウエアは、システムバス64(第4図および第5図)により接続される。

【0083】本発明によるイベントテスタは、従来のサイクルベースで構成された半導体試験システムと異なり、パターン発生器やタイミング発生器等に相当するハードウエアを要しない。したがって、モジュール化したイベントテスタを全てテストヘッド(システム本体)124内に収容する構成として、全体の物理的サイズを大幅に縮小できる。

【0084】以上のように本発明の半導体メモリテストシステムにおいては、被試験メモリデバイスの種類や試験目的に応じて必要なアルゴリズミックパターンのみを発生できるように構成したALPG発生モジュールを被試験メモリに応じてテストシステムに組み込むように構成されている。これによりテスタモジュールとALPGモジュールの各種の組み合わせが可能となり、被試験メモリデバイスに固有の試験システムを低コストで構成できる。

【0085】さらに本発明の半導体メモリテストシステムにおいては、テスタモジュールと被試験デバイス間の電気的接続を行うためのテスト・フィクスチャ内に各種の機能モジュールを用途別に設け、試験対象に応じてテスト・フィクスチャを交換する。テスタモジュールは複数のイベントテスタボードからなり、それぞれそのイベントテスタボードは、ホストコンピュータからの指令に基づき各ボードから対応する被試験デバイスピンにテストパターンを与えその被試験デバイスからの出力信号の検証を行う。

#### [0086]

【発明の効果】本発明のイベント型メモリテストシステムでは、特定用途に用いる機能モジュールをテスト・フィクスチャ(ピン・フィクスチャ)に搭載することによ

り、被試験メモリに固有であってその試験に付随する機 能、例えばそのメモリの不良個所の修理(リペア)等を 実行することができる。このため、特定用途に専用とし て用意されたテスト・フィクスチャを被試験対象に応じ て取り替えることにより、簡易で低コストな半導体メモ リテストシステムを実現できる。

【0087】本発明の半導体テストシステムは、テスト ピン間で相互に独立した動作が可能であり、所定テスト ピンのグループと他のグループ間で異なる被試験デバイ たがって、システムICのような複数の異なる機能ブロ ック (コア)、例えばロジックコアとメモリコアを有す る場合であっても、これらの機能コアの試験を同時に平 行して実施できる。

【0088】本発明の半導体テストシステムでは、完全 なモジュール化が達成できるので、被試験デバイスの種 類や試験目的等に応じた柔軟な構成とすることができ る。また必要とするハードウエア量を大幅に減少でき、 かつ各モジュールを制御するためのソフトウエアを大幅 に単純化できる。このために、全体としての物理的装置 20 ルに供給する構成を示したブロック図である。 を小型化でき、したがってコストの低下や設置フロアス ペースの減少、それに伴う各種費用の減少が実現でき る。

#### 【図面の簡単な説明】

【図1】従来技術における半導体テストシステム(LS I テスタ) の基本的構成例を示すブロック図である。

【図2】従来技術における半導体テストシステムの一般 的な外観を示す概念図である。

【図3】従来の半導体テストシステムにおいて、サイク ルベースによりテストパターンを形成するためのデータ 30 135 テスタモジュール 記述例と、それと同一のテストパターンをイベントベー スでテストパターンを形成するためのデータ記述例を比 較するための図である。

【図4】本発明による特有用途用のイベント型メモリテ ストシステムによりメモリデバイスを試験する場合の、 テストシステムの構成例を示すブロック図である。

20

【図5】本発明によるイベントベースで形成され、テス タモジュールに組み込まれるイベントテスタボード内に 構成される各イベントテスタの回路構成例を示すプロッ ク図である。

【図6】本発明によるテスタモジュールをテストヘッド に組み込むことにより、異なる性能にグループ分けされ スや被試験ブロックを同時に担当することができる。し 10 たテストピンを有する半導体テストシステムを構成する ための概念図である。

> 【図7】本発明により、メモリを有する被試験デバイス の試験用に構成した半導体テストシステムの構成例を示 すブロック図である。

> 【図8】本発明により、メモリを有する被試験デバイス の試験用に構成した半導体テストシステムの他の構成例 を示すブロック図である。

> 【図9】ALPGモジュールからアルゴリズミックパタ ーンを発生するためのイベントデータをテスタモジュー

> 【図10】本発明におけるモジュール形式半導体テスト システムの外観例を示す概念図である。

#### 【符号の説明】

19 被試験デバイス (DUT)

124 テストヘッド

125 テスタモジュール


127 テスト・フィクスチャ


128 パフォーマンスボード


132 リペアモジュール

137 アルゴリズミックパターン発生(ALPG)モ ジュール

【図1】








【図10】

図10



.3